【媒体界】12月28日消息，近日，台积电在2023年的IEDM会议上宣布了一项雄心勃勃的计划，计划提供包含1万亿个晶体管的芯片封装路线，这一计划与英特尔去年公布的规划相似。
然而，这1万亿晶体管并非来自于单个芯片封装，而是由多个3D封装小芯片集合而成。除了这一宏伟目标，台积电还致力于开发单个芯片拥有2000亿晶体管的技术。
为了实现这一宏伟目标，台积电再次强调了其正在开发的2nm级N2和N2P生产节点，以及1.4nm级A14和1nm级A10制造工艺，计划在2030年前完成。
此外，台积电还预测封装技术，如CoWoS、InFO、SoIC等，将持续取得进步，使其能够在2030年左右构建超过1万亿个晶体管的大规模多芯片解决方案。
台积电还在会议上披露，他们已经全面展开了1.4nm级工艺制程研发，并强调2nm级制程将按计划于2025年开始量产。这一系列计划和进展显示出台积电在芯片制造领域的强大竞争实力和野心。
